2.IP核特性提供的CICIP相关知识(一)

简介：从本文开始，我们详细介绍了CIC IP核过滤器的相关知识，包括CIC IP核提供的特性、IP核接口说明、IP核设计指导。

1.概览

级联积分梳状 (CIC) 滤波器，也称为滤波器，是用于在数字系统中实现大采样率变化的多速率滤波器，它们通常用于具有大过采样率的应用中。也就是说带通滤波器截止频率 db，系统采样率远大于数字下变频器（DDC）和数字上变频器（DUC）中处理后的信号所占用的带宽。CIC 滤波器的实现具有仅使用加法器、减法器和延迟元件的结构。这些结构使 CIC 滤波器因其硬件高效的多速率滤波实现而具有吸引力。

2.IP 内核特性

提供的 CIC IP 内核支持以下功能：

3.IP核接口说明

图1、CIC IP核接口信号

CIC IP核接口描述如表1所示。

表1、CIC IP核接口说明

4.IP 内核设计指南4.1 通用设计指南

CIC 滤波器的系统响应可以表示为公式 1：

其中，N代表CICI滤波器的级数；R代表过滤率变化（抽取或插值）；M 表示差分延迟。

CIC 滤波器的幅频响应如公式 2 所示，其中 f 表示离散时间频率。

图 2 举例说明了 CIC 幅频响应。由式2和图2可知，当f=n*(1/RM)时，n为整数，存在零点。因此，微分延迟M可以调整零点的位置。

图2、CIC滤波器幅频响应

图 3 显示了差分延迟 M 对 CIC 滤波器的影响。从图中可以看出，增加M除了会影响零点的位置外，对旁瓣衰减的影响也会更大，但通带边缘衰减也更严重。

图3、差分延迟M对CIC滤波器的影响

图 4 显示了 CIC 滤波器速率变化参数 R 对频率响应的影响。从图中可以看出，随着R的增大，通带边缘衰减增大，旁瓣有一定程度的衰减，但变化不大。在时域上，增加 R 意味着增加 CIC 滤波器的矩形窗口 RM 的长度。

图4、速率变化因子R对CIC滤波器幅值和频率的对应影响

图 5 显示了改变 CIC 滤波器阶数 N 对幅频特性的影响。增加 N 意味着增加 CIC 滤波器的级联级数。级联数越大，旁瓣衰减越大，同时通带边缘衰减也有一定程度的增加。

图5、CIC滤波器阶数N对幅频特性的影响

从图3到图5可以看出，增加M、R和N可以增加CIC滤波器的旁瓣衰减，但是对于具体的项目应用，M和R通常作为“固定值”，只改变CIC通过调整 N 来过滤旁瓣衰减以满足滤波器要求。

此外还可以看出，随着N的增加，通带的边缘衰减也更加严重，导致CIC通带的不均匀性增加，给信号带来失真。因此，在使用CIC滤波器时，通常需要设计补偿滤波器（CFIR），主要是为了补偿CIC滤波器的通带衰减，使其通带尽可能平坦。

对于补偿滤波器，由于 CIC 滤波器的频率响应具有 sinc 函数形状，通常补偿滤波器具有反 sinc 函数形状，如公式 3 所示。

图 6 显示了补偿滤波器的应用。

图6、CIC补偿滤波器应用

4.2CIC 抽取器

根据公式 1 中的 R 因子提取滤波器输出后，滤波器在 fs/R 速率下的传递函数如公式 4 所示。

这种响应可以被视为 N 级积分器和 N 级梳状结构的级联，如图 7 所示。

图7、CIC抽取滤波器结构

从图7可以看出，积分器工作在fs采样率，梳子工作在fs/R率，滤波器只由延迟线和加法器和减法器组成，有利于改进硬件实现率。

图 8 显示了采样前 CIC 抽取滤波器的响应。当CIC滤波器用作抽取器时，应仔细考虑不能将抽取后的原始信号频谱图像混叠到有用信号fc的通带中。在图 8 中，采样率变化因子 R=8，级数 N=3，差分延迟 M=1。抽取滤波器输入频谱显示在通带（fc = 归一化频率的 1/32）和阻带（大约是归一化频率的 1/4）中。抽取器的输出显示了 CIC 滤波器对输入信号频谱的衰减。图8中垂直虚线表示抽取时的图像混叠位置，图中归一化的频率为高频（fs）。

图8、采样前CIC滤波器的幅频响应

图 9 显示了 CIC 抽取器输出效果。在该图中，频率轴归一化为 fs/R 低频。

图9、CIC抽取器输出频谱

从图 9 可以看出：

1.如果没有出现混叠，图中红色实线代表CIC输出光谱；

2.如果由于下采样存在混频，红色虚线表示阻带输出频谱。混叠频谱影响 CIC 抽取器的最终输出；

3.蓝色实线显示了CIC抽取器的实际输出，清楚地显示了下采样中混叠频谱的影响。

因此，必须确保正确选择 CIC 抽取器参数，以避免对信号频谱噪声产生混叠效应。

4.2.1 管道 CIC 提取器

为了获得更高的系统时钟频率，CIC 抽取器流水线结构可以如图 10 所示。

图9、 CIC 结构

CIC 输出数据位宽与设计参数 N、M 和 R 有关。全精度 CIC 抽取输出位宽 Bmax 可表示为公式 5。

为了完全准确，CIC 抽取器实现在内部为每个积分器和微分器级使用 Bmax 位。这不会在输出端引入量化误差。当以量化噪声为代价使用有限精度输出时，可以减少 CIC 抽取器实现中的硬件资源。这种权衡资源和量化噪声的能力对于优化实现很重要。

4.3CIC 插值器

CIC 内插滤波器如图 10 所示。其结构类似于 CIC 抽取滤波器，只是梳状和积分器的顺序有所改变。在图 10 中，上采样率被计入 R，它在梳状和积分器之间变化，即在每个输入样本之间插入 R-1 个零。

图 10、CIC 插值器

对于插值，将 CIC 滤波器的响应应用于对输入信号进行上采样（插入零值样本）。在速率变化 R=7、级数 N=4、差分延迟 M=1 的滤波器中，频率响应如图 11 所示。

图 1 1、CICI 内插器响应

4.3.1 管道 CIC 插值器

与 CIC 抽取器类似，CIC 内插器流水线结构如图 12 所示。

图 12、流水线 CIC 插值器

CIC 内插器的输出数据位宽与设计参数 N、M 和 R 有关。全精度 CIC 抽取输出位宽 Bmax 可表示为公式 6。

滤波器的输出可以选择为全精度或有限精度（截断或舍入），以适应特定应用的输出宽度。使用有限精度不会影响内部寄存器的大小，仅对最后一级的输出进行缩放，并在必要时四舍五入以提供选定的输出宽度。

4.3.2 输出宽度和增益

如公式 5 和 6 所示，CIC 滤波器的增益是所有关键设计参数的函数。当输出宽度等于最大寄存器宽度时，IP核输出全精度结果，输出大小反映滤波器增益。当输出宽度设置小于最大寄存器宽度时，输出被截断，增益相应降低。

当 IP 内核配置有可编程速率变化时，随着滤波器速率的变化，增益也会相应变化。当输出指定为全精度时，IP 内核输出幅度中随速率变化的增益变化很明显。当输出被截断时，IP 内核移动内部结果，给定当前速率变化的最大值，以完全占用输出位。

4.4CIC滤波器时序说明

CIC滤波器接口采用AXI4协议进行输入输出数据处理。使用 , 和 TDATA 信号组合实现上下游模块之间的数据流交互，如图 13 所示。

图13、AXI传输时序图

4.4.1 CIC抽取器时序图

图 14 显示了下采样因子 R=4 的 CIC 抽取器时序图。IP核不使用过采样，每个时钟上升沿输入一个采样数据。在一些时钟之后，当为高电平时，表示第一个过滤输出值可用。此时间间隔与下采样因子 R 和内部流水线寄存器设置参数有关。在第一个滤波输出样本值之后，后续输出每 R 个时钟周期输出一个滤波数据。

图 14、CIC 抽取器，固定速率，单通道

图 15 显示了输入采样周期为 3 的相同滤波器。在图中 A 点的波形中，CIC IP 内核已准备好接收数据，但主机未提供数据。CIC IP 核继续询问，直到 B 点提供数据。在 C 点，主机在 CIC IP 核询问之前提供数据，主机继续提供数据，直到 CIC IP 核可以在 D 点接收数据。

图 15、CIC 抽取器，固定速率，单通道，过采样

多通道抽取器可以配置为两种模式：块模式和流模式：

图 16 显示了 R=4 时的多通道 CIC 时序图。在此示例中，抽取滤波器使用块模式来处理 3 个数据通道。DIN接口按时分复用方式输入数据，提取的输出DOUT显示时分复用数据和对应的通道号。

图 16、CIC 抽取器，固定速率，多通道，块模式

图 17 显示了数据流模式下相同滤波器配置的时序图。

图 17、CIC 抽取器，固定速率，多通道，流模式

图 18 显示了 CIC 抽取器可编程速率时序图。图中，抽取器的初始下采样率为R=4，经过一定时间后，下采样率变为R=7。在图中，当 A 点为高时，指示的速率变化可用。CIC IP 内核在下一个采样时钟接收到这个速率变化，同时拉低时钟以防止上游主机插入新的速率变化因子。

图 18、可编程速率 CIC 抽取器

4.4.2 CIC 内插器时序图

图 19 显示了上采样因子 R=4 的 CIC 内插器时序图。每 4 个时钟接收一次新的样本数据。在从开始的一定延迟之后，插入的新滤波器输出数据在每个后续时钟沿可用。在图中A点的波形中，主机在CIC IP核请求之前提供数据，直到CIC IP核可以在B点接收数据。同样，C点的CIC IP核继续请求主机发送数据直到主机在 D 点提供数据。

图 19、CIC 内插器，固定速率，单通道

图 20 显示了输入采样周期为 8 的相同滤波器配置的时序图。

图 20、CIC 内插器，固定速率，单通道，过采样

同样，多通道内插器可以配置两种定时模式：块模式和流模式。

图 21 和图 22 显示了这两种模式的时序图。

图 21、CIC 内插器，固定速率，多通道，块模式

图 22、CIC 插值器，固定速率，多通道，流模式

图 23 显示了具有可编程速率时序图的 CIC 内插器。在该图中，插值器以 R=4 上采样开始，经过一定时间后带通滤波器截止频率 db，R=7。更改速率后，将其拉低，直到速率 R=7 配置成功。

图 23、使用可编程速率的 CIC 内插器

延伸阅读：数字信号处理（三）：FFT IP核详解（三）

文章来源:http://www.toutiao.com/a6899427805600285195/

------本页内容已结束，喜欢请分享------

感谢您的来访，获取更多精彩文章请收藏本站。